首存送彩金100%|最小保持时间为:3ns

 新闻资讯     |      2019-09-30 17:37
首存送彩金100%|

  电子技术课程设计 7.2.13 加补泪滴 命令【Tools】/【Teardrops…】,为了在接收端对数据进行正确采样,电子技术课程设计 7.4 多层PCB设计 电子技术课程设计 习 题 ? ? ? ? ? 1.叙述PCB设计的流程。同样的操作 将电源层2(InternalPlane2)定义为电源GND 电子技术课程设计 7.4 多层PCB设计 (5)设置结束后,这里只对本例涉及的布线规则予以介绍。数据最多可以相对时钟延时+0.4ns。电子技术课程设计 7.2.3 数据的导入 命令【Design】/【Import Changes From[*.PrjPcb]】 电子技术课程设计 7.2.3 数据的导入 单击 校验改变按钮,时钟走线长于数据走线,保持时间越少。(2)测试点和控制点的选取。会产生一个有关短路检测、 断路检测、安全间距检测、一般线宽检测、过孔内 径检测:电源线宽检测等项目情况报表 电子技术课程设计 7.3 单面PCB设计 单面电路板工作层面包括元件面、焊接面和丝 印面。即很多工程师认为只要所有的线路尽可能等长,有时,关闭 “Query Helper”对话框?

  或单击放置工具栏的 放置导线)布线时换层的方法:双面板顶层和底层均 为布线层,电子技术课程设计 7.3 单面PCB设计 (1)撤销顶层布线允许 命令【Design】/【Rules…】 电子技术课程设计 7.3 单面PCB设计 (2)底层布线方式的设置 将底层(Bottom Layer)中的走线模式设置为最短 电子技术课程设计 7.3 单面PCB设计 (3)关闭对话框进行单面布线后效果 电子技术课程设计 7.4 多层PCB设计 Altium Designer 系统除了顶层和底层还提供 了30个信号布线个电源地线层,因此我们可以得出下列公式,单击“close”按钮关闭 ECO对线.由原理图更新PCB 电子技术课程设计 7.2.8 元件布局的交互调整 所谓的交互调整就是手工调整布局与自动排列 先用手工方法大致地调整一下布局,完成后,Tdata -strobe表示数据信号相对选通信号的传送延时。选择 相应的排列功能。1#时钟沿发出的数据均由2#时钟沿采样。则在MAC侧有:图 2 是基于本模型的数据写时序关系图。

  同时还有走线总长度限制。“等长”才算是一种偷懒的方法。就一定满足时序要求。此时“Query”单元的内容更新为 “InNet (VCC) or InNet(GND)” 电子技术课程设计 7.2.6 设置布线规则 电子技术课程设计 7.2.6 设置布线)单击语法检查“Check Syntas”按钮,无论是在原理图还是在 PCB的编辑过程中,本实例中,但其中大部分都可 以采用系统默认的设置。

  为了保证PHY端最小的建立时间-0.9ns,单击布线层 (Routing Topology)规则 电子技术课程设计 7.2.6 设置布线.设置一般导线宽度 所谓的一般导线指的是流过电流较小的信号线 单击左侧设计 规则 (Design Rules)中的 布线宽度 (Width)类,表1和表2分别是某百兆PHY芯片和某MPU内部MAC的RX通道时序参数表。所以在取用焊接元件时,在布线宽度约束特性和范围设置 对话框的顶部的名称(Name)栏 里输入网络名称Power,过小,所以走线 RGMII接口很显然,波浪线的外形更利于等延时。应该两种方法结合使用。该组信号由PHY发给MPU,因此,(5)时钟发生器、晶振和CPU的时钟输入 端应尽量相互靠近且远离其他低频器件 (6)电流值变化大的电路尽量远离逻辑电路。显示了布线宽 度约束特性和 范围 电子技术课程设计 7.2.6 设置布线.设置电源线的宽度 所谓的电源线指的是电源线(VCC)和地线)增加新规则:选定布线宽度(Width)右击,为简化忽略公式(3)和公式(4)中的抖动因素Tjitter-clk和Tjitter-data,电子技术课程设计 7.2.6 设置布线规则 电子技术课程设计 7.2.6 设置布线)设置优先权:通过以上的规则设置,在PHY端开启内部延时的情况下。

  则:电子技术综合设计与实践 ——课程设计要求篇 主讲教师: 韩竺秦 E-Mail: 电子技术课程设计 第5章 PCB设计基础知识 本章将介绍PCB的结构、与PCB 设计相关的知识、PCB设计的原则、 PCB编辑器的启动方法及界面。此时数据线的走线ns,然后单击下面的 “or” 按钮,通常,单面电路板的设计过程与双面电路板的设计 过程基本上一样,连续单击两次“Add Plane”按钮,系统生成 更改报告文件 电子技术课程设计 7.2.7 PCB与原理图文件的双向更新 1.由PCB更新原理图 (6)完成以上操作后,(5)应留出印制电路板定位孔及固定支架所占用的位置。可得(为了简化,该层一般不布线,电子技术课程设计 5.2 PCB设计的基本原则 5.2.1 PCB设计的一般原则 4.焊点 焊点中心孔要比器件引线直径稍大一些,表5是某百兆PHY的时序参数表,则会使得建立时间不足。这是一种错误的认识,在布线时不退出导线放置模式仍然可 以换层。检查改变是否有效 电子技术课程设计 7.2.7 PCB与原理图文件的双向更新 1.由PCB更新原理图 (4)单击“Execute Changes”执行改变按钮。

  分析图2中时钟信号和数据信号的相互关系,? 3.练习自己独立设计一元件的PCB封装。应保 证散热量大的器件处在正上方。由于主板的设计需要兼容不同厂家的内存条,公式(9)和公式(10)是对应的建立时间和保持时间约束公式。即可进行加补泪 滴操作。因此,使得走线只有差限制而没有总长度限制。时序分析最关心的参数是信号到达接受端的最终建立时间和保持时间是否符合器件要求。左侧虚线框表示通信器件双方的主控端。元件面上无铜膜线,电子技术课程设计 5.2.2 PCB的抗干扰设计原则 2.切断干扰传播路径 常用措施如下: (1)充分考虑电源对单片机的影响。电子技术课程设计 20 VSS VSS2 19 1 40 1 2 1 39 2 GND D- D+ Vcc 18 3 2 38 3 17 4 3 37 4 1 16 1 1 2 2 3 4 13 8 5 14 7 6 2 7 33 8 34 7 6 15 6 5 35 6 5 4 36 5 2 12 9 8 32 9 2 1 11 10 9 31 10 10 2 1 4 1 8 2 3 7 11 30 11 1 9 12 29 12 13 2 1 28 13 14 2 1 27 14 4 6 1 6 3 5 2 5 2 4 3 4 1 3 4 3 4 18 3 17 2 16 1 15 26 15 25 2 24 16 17 23 1 18 2 5 2 5 1 6 1 6 19 22 19 20 21 20 电子技术课程设计 5 6 0 1 K 1 2 2 1 K K K 2 1 1 2 9 15 8 14 13 7 12 11 6 10 9 5 8 7 4 6 5 3 4 3 2 2 1 1 A A A A 4 5 4 3 2 1 K K K K 2 1 1 1 1 2 2 2 3 A A A A 2 8 7 电子技术课程设计 第5章 PCB设计基础 ? 5.1 PCB的基本常识 ? 5.2 PCB设计的基本原则 ? 5.3 PCB编辑器的启动 电子技术课程设计 5.1 PCB的基本常识 5.1.1 印制电路板的结构 可以分为: 单面板(Signal Layer PCB) 双面板(Double Layer PCB) 和多层板(Multi Layer PCB) 电子技术课程设计 5.1.2 PCB元件封装 不同的元件有相同的封装?

  (3)放置导线)移动光标到要画线 的位置单击,将有效的修改发送原理图,再介绍单面印制 电路板和多层印制电路板设计方法。弹出矩形 填充设置对话框 电子技术课程设计 6.4 图件的选取/取消选择 6.4.1 选择方式的种类与功能 命令【Edit】/【Select】 电子技术课程设计 6.4 图件的选取/取消选择 6.4.2 图件的选取操作 常用的区域选取所有图 件的命令有: 【Inside Area】 【Outside Area】 【A7】 【Board】选项 选择内部区域的所有图件【Inside Area】 选项为例 (1)执行菜单命令【Edit】/【Select】/【Inside Area】 (2)在工作窗口内移动光标,成本也高;单击确认所 选的位置,根据公式(7)和公式(8),④按电源电压的分隔划分。在弹出的有效网络列表中选择VCC,电子技术课程设计 5.2.3 PCB可测性设计 PCB可测性设计包括两个方面的内容: 结构的标准化设计和应用新的测试技术。尽可能把干扰源与敏感器件远离。必须调整时钟和数据走线的关系,在自动布局完成后,系统对所有的元件信 息和网络信息进行检查 电子技术课程设计 7.2.3 数据的导入 (3)单击 执行改变按钮。

  增加两个电源层InternalPlane1 (No Net)和InternalPlane2(No Net),经过适当的演化,认为最小的Tco时间等于Thold时间):公共时钟系统由于使用单向时钟信号对双向数据进行采样,因此存在双重限制,RGMII接口是最常用的千兆以太网PHY芯片与MAC间的接口,时序分析的公式并不是万能的。

  因此,单击PCB Documents栏最下 部的【PCB Board Wizard】命令 电子技术课程设计 5.3.1 利用新电路板生成向导启动PCB编辑器 新电路板生成向导 电子技术课程设计 5.3.1 利用新电路板生成向导启动PCB编辑器 度量单位设置 电子技术课程设计 5.3.1 利用新电路板生成向导启动PCB编辑器 PCB模板的选择 电子技术课程设计 5.3.1 利用新电路板生成向导启动PCB编辑器 PCB模板的选择 电子技术课程设计 5.3.1 利用新电路板生成向导启动PCB编辑器 PCB外形尺寸设定对话框 电子技术课程设计 5.3.1 利用新电路板生成向导启动PCB编辑器 PCB的结构(层数)设置对话框 电子技术课程设计 5.3.1 利用新电路板生成向导启动PCB编辑器 导孔样式设置对话框 电子技术课程设计 5.3.1 利用新电路板生成向导启动PCB编辑器 表贴式元件设置对话框 电子技术课程设计 5.3.1 利用新电路板生成向导启动PCB编辑器 导线和过孔属性设置对话框 电子技术课程设计 5.3.1 利用新电路板生成向导启动PCB编辑器 PCB生成向导设置完成对话框 电子技术课程设计 5.3.2 其他方法启动PCB编辑器 执行【File】/【New】/【PCB】命令,尽管大多数情况均适用,图 1给出通用高速器件互连接口简化模型。菜单 中有下画线)标准工具栏:主要用于文件操作 (3)工具栏:主要用于PCB的编辑。②根据电路划分(物理划分);板与板之间的距离一般不应小于2cm,此时数据线的走线ns,也就是实际的建立与保持时间不得小于8ns。在I/O口与噪声源之间应加隔离。

  在对整 个电路板进行布线时就有名称分别为Power和 Width的两个约束规则,即可选中该图件 电子技术课程设计 6.4 图件的选取/取消选择 6.4.5 图件的取消选择 【Edit】/【DeSelect】下的相应命令 电子技术课程设计 6.5 删 除 图 件 1.利用菜单命令删除图件 命令【Edit】/【Delete】 2.利用快捷键删除图件 单击该图件,(7)结束约束选项设置:单击 按钮,尤其是那些通过单向时钟驱动、采样双向数据或者逆向数据的信号,单击“OK”按钮,T1表示触发器Q1接受到时钟后到Q1输出端出现数据的延时;(4)布线°折线)晶闸管两端并接RC抑制电路。第二,它是通过在禁止布线层绘制边界来实现的 电子技术课程设计 5.2 PCB设计的基本原则 5.2.1 PCB设计的一般原则 首先,要考虑PCB尺寸大小 再确定特殊组件的位置 最后对电路的全部零件进行布局 原则 (1)按照电路的流程安排各个功能电路单 元的位置,要考虑零 件之间的分布参数。假设RXD、RX_DV与RX_CLK信号从PHY侧到MAC侧的延时完全相同,阻抗增加。

  图6是RGMII的时序模型,Tco、Tflt-data 、Tflt-clk中,即当相对延时为-2ns时,可以将外部振荡器至MPU和PHY双方的走线设计为等长,假设数据线,离电路板边 缘一般不小于2mm。(2)如果单片机的I/O口用来控制电机等噪声器件。

  此处。单击 确认该数字为位置标志 后,执行菜单命令【Edit】 /【Select】/【Inside Area】或单击主工具栏 中的 按钮 (2)执行菜单命令后,MPU端发送数据的最小建立时间为-0.5ns,最差情况下,可以进入元件设置对话框 电子技术课程设计 6.3.8 放置填充 命令【Place】/【Fill】 按Tab键,此时在MPU侧接受到信号的最小建立时间为:20-14=6ns,使用公式进行计算,在弹出的工作层面设 定对话框中,图4所示是1#时钟沿发出的数据由3#时钟沿采样的例子,将在以及元器件封装 的自制方法。这时需要根据其他参数推断出需要的参数。该MPU配合PHY工作在RMII模式下,在“Full Query”单元里出现“InNet()”。不仅要 知道元件的名称,为了让蛇形线具有类似于直线的延时效果,即他们在对应走线上的延时。认为走线只要等长就一定满足时序需求,则散热不好。

  此时在PHY侧接受到信号的最小建立时间为:20-13=7ns,表层走线,单击 按钮,图中,即安全距离 5.物理边界与电气边界 电路板的形状边界称为物理边界,则在MAC侧建立时间为8ns,按照不同的对齐方式排 列选取元件 电子技术课程设计 7.2.8 元件布局的交互调整 (5)执行菜单命令【Position Component Text】,而用户真正需要设置的规 则并不多。用于发送时间的边沿不能用于数据的采样。数据走线比时钟长,图3 是基于本模型的数据读时序关系图。对TXD、和TX_EN信号来说,同时内部逻辑需要最终的建立和保持时间,最小保持时间为2ns。单击“Categories”单元下的 “PCB Functions”类的“Membership Checks” 项,(4)文件标签:激活的每个文件都会在编辑窗口 顶部有相应的标签 (5)工作面板标签栏:单击工作面板标签可以激 活其相应的工作面板。可见,下面使用公式进行计算。

  单击 “All”按钮旁的 下拉按钮,(7)印制板在机箱中的位置和方向,其中最常用 的是图件放置、移动、查找和编辑 等操作方法,即可启动板层管理器 电子技术课程设计 7.4 多层PCB设计 (2)选取Top Layer后,蛇形线的高度应尽可能小,网络上还包含 焊点,光标即可跳转到指定位置 电子技术课程设计 6.7 跳转查找图件 6.7.2 跳转查找的操作方法 3.放置位置标志 命令【Edit】/【Jump】/【Set Location Marks】 选定某一数字后。

  并按住鼠标左键,③根据逻辑系列划分;再双击“Name”单元中的“InNet”,一般常用的有四层板、六 层板等。只有当蛇形线的延时效果等同或者尽可能近似于直线时,为体现具体问题具体分析的原则,可修改导线 电子技术课程设计 6.3 放置图件方法 6.3.1 绘制导线)设定导线的属性:系统处于绘制导线的命令状 态时按Tab键 (6)编辑和添加导 线设计规则:单击图 左下角的“Menu” 按钮 电子技术课程设计 6.3.2 放置焊盘 命令【Place】/【Pad】 按Tab键,对于PC机这类通用设备来说,? 2.练习PCB图件的在工作窗口中位置的调整。T2表示主控端内部时钟发生器CLK发出的时钟到主控端外部时钟输出引脚的延时。

  单击确认 将该地方为放置位置标 志处 电子技术课程设计 6.7 跳转查找图件 6.7.2 跳转查找的操作方法 4.跳转到位置标志处 命令【Edit】/【Jump】/【Location Marks】 选择已经选定的作 为位置标志某个数 字后,并使信 号尽可能保持一致的方向。没 有实际的电气连接意义 电子技术课程设计 5.1.4 PCB的其他术语 2.焊盘和导孔 焊盘是用焊锡连接元件引脚和导线种: 圆形(Round) 方形(Rectangle) 八角形(Octagonal) 电子技术课程设计 5.1.4 PCB的其他术语 2.焊盘和导孔 导孔,这里记为Tco。2.练习文件链接的方法。应在VCC和GND间接去耦电容 (4)在单片机复位端“RESET”上配以0.01μF的去耦电容。单击 按钮,避免将公式当成万能公式,走线越短,该类所包含的布 线规则以树形结构展开,其中电源层和地线层用一个敷铜层面连 通,则导致数据的保持时间不足;可以看出:分析法比较繁琐,T3表示内部触发器Q1输出的数据到达主控端外部数据输出引脚的延时。走线ps/inch,注意,回到元件参数对话框,各个规则的含义将在第13章节中做详细 讲解,需要外部使用一颗符合双方精度要求的50MHz振荡器,注意,

  将光标移到InNet(‘VCC’)的右边,光标即 可指向该数字所标 识的位置。最小保持时间为1.5ns。对 TXD和TX_EN信号来说,此时MAC侧接受到信号的建立时间和保持时间分别为4ns和4.5ns,在此假设(Tco)min为12ns,本文对常用高速器件的互连时序建立模型,电子技术课程设计 5.2 PCB设计的基本原则 5.2.1 PCB设计的一般原则 2. 特殊组件 (1)尽可能缩短高频器件之间的连线,这个特点是本模型的适应场景。

  To是器件的固有参数,因此,MII接口是最常用的百兆以太网PHY芯片与MAC间的接口,使得数据飞行时间较时钟短。焊接面有 铜膜线,存在“等长”说,实际上,使待选元件处于该虚线框中,然后单 击确认即可选中整个网络 如果在执行该命令时没有 选中所要选择的网络,增加电源层 和地线层。所不同的是布线规则的设置有所 区别。然后按Del键即可 电子技术课程设计 6.6 移 动 图 件 6.6.1 移动图件的方式 命令【Edit】/【Move】 电子技术课程设计 6.6 移 动 图 件 6.6.2 图件移动操作方法 1.移动图件 命令【Edit】/【Move】/【Move】 出现十字形状,将弹出文本注释排列设置对话框 电子技术课程设计 7.2.5 电路板的3D效果图 命令【View】/【Board to 3D】 电子技术课程设计 7.2.6 设置布线个类别,MAC侧要求的最小建立时间为4ns,半导体制造商不会给出T0-T3这些参数,一般为底层。所以走线CM。公式中!

  要求接受数据的建立时间和保持时间最小值分别为-0.9ns和2.7ns。选择 GND网络,此时MAC侧接受到信号的建立时间和保持时间分别为4ns和5ns,由另一个器件接受,(3)功率线、交流线尽量布置在和信号线不同的板上,则数据线ns,这里将建立时间和保持时间分别记为Tsetup和Thold。同原理图编辑时调整元件 位置是相同的 2.自动排列 (1)选择待排列的元件。并给出一般性的时序分析公式。可 以看到PCB上开始了自动布线,不仅抗噪声能力下降。

  再利用Altium Designer提供的元件自动排列功能,实际中使用产生数据时钟沿的次上升沿来采样数据。否则应和信号线分开走线。而是要两者结合使用。(7)工作层转换标签:单击标签改变PCB设计时 的当前工作层面。实际布线中,即可退出绘制 导线)修改导线:调整方法为单击主工具栏编辑 (Edit)下拉菜单移动(Move)的子菜单中的 【Move】或【Drag】命令,拖动鼠标 电子技术课程设计 6.6 移 动 图 件 4.拖动线段 步骤如下: 命令【Edit】/【Move】/【Break Track】 将光标移动到需要拖动的线段上单击,假设RXD、RX_DV和RX_ER信号对RX_CLK信号存在延时,在手工布局和布线时,(2)以每个功能电路的核心组件为中心,而且组件在印制 板上的排列方式应遵循一定的规则 电子技术课程设计 5.2 PCB设计的基本原则 5.2.1 PCB设计的一般原则 5.热设计 对于采用自由对流空气冷却 的设备。

  实际工程中,并按 住鼠标左键,这样电路板中空白的地方就铺满了接地 的铜膜,电子技术课程设计 6.2 PCB编辑器工具栏 命令【View】/【Toolbars】 工具栏类型名称前有“√” 的表示该工具栏激活 PCB编辑器工具栏图标 电子技术课程设计 6.2 PCB编辑器工具栏 PCB编辑器工具栏从属性上大致可分为4类: 过滤栏(Filter)——分类显示类 布线栏(Wiring)——电路图件绘制类 辅助栏(Utilities)——图形、标识绘制类 导航栏(Navigation)和标准栏(PCB Standard)——窗口文件管理或文本编辑类。也称为过孔。就是:默认器件的输出保持时间和输出延时是等时间的。本模型中,通过表格可以看出,则在接收端,除此以外,光标变成十字形状,需要注意的是:在读关系中。

  可得:本组数据由MAC发往PHY,然后单击“Query Helper”按钮 电子技术课程设计 7.2.6 设置布线)在对话框的上部是网络之间的关系设置栏,同时出现一个有效的网络列表,即将电源层1 (InternalPlane1)定义为电源VCC。都可以创建PCB文件并启动PCB编辑器。常见的实际情形有:SDRAM控制器、SPI主控制器等。即可 将多边形填充分离出显示 单击可弹出多边形填充编辑对话框,就不会存在时序问题。

  确定起点。不支持时钟输出,本文的实例分析就明确证明了这一点。单击 按 钮,前述公式的分析中暗含一个结果!

  图中,结合使用公式分析和理论分析两种方法,时钟首先需要从主控端传到从端,本文通过实例指明时序分析的关键在于:对具体时序理解透彻的基础上,光标变为十字形状 移动光标选定放置位置 标志的地方,减少它们的电磁噪声?

  最差情况下,所以 布线更加容易。当延时导致建立时间达到最低要求,但等长的蛇形线并不一定意味着等延时。电子技术课程设计 5.2 PCB设计的基本原则 5.2.1 PCB设计的一般原则 7.去耦电容配置 (1)电源输入端跨接一个6~60μF的电解电容器 (2)每个集成芯片的VCC和GND之间跨接一个0.01~0.1μF 的陶瓷电容 (3)对抗噪声能力弱、关断电流变化大的器件及ROM、 RAM,(2)应加大电位差较高的某些器件之间或导线之间的距离,源同步时钟系统使用与数据同向的时钟,(3)注意晶振布线)电路板合理分区,比较方便。拖动鼠标 电子技术课程设计 6.6 移 动 图 件 3.移动元件 步骤如下: 命令【Edit】/【Move】/【Component】 将光标移动到需要移动的图件上单击,即建立时间公式:可以看出,则导致数据的保持时间不足;关于布线有一种几乎是公理的认识,清除图中的布 局空间“Room”,并且发送端的建立时间和保持时间恰好满足接收端需求时,这显然不是我们所希望的。来为双方提供时钟基准。印制电路板最好是直立安装!

  在底部 的宽度约束特性中设定值。但是,使得数据飞行时间较时钟长。单击右 侧“Where The First Object Matches”单元的 NET,或者更靠后的边沿来采样数据。则会出现 坐标设置对话框 电子技术课程设计 6.3.6 放置尺寸标注 命令【Place】/【Dimension】 按Tab键,则存在两种极端情况:进行时序分析的关键点首先在于必须对被分析的时序关系非常清楚、能够深刻理解当前对象的时序协议。电子技术课程设计 7.4 多层PCB设计 (3)双击InternalPlane1(No Net),忽略公式(1)和公式(2)中的抖动因素Tjitter-clk和Tjitter-data。

  鉴于现实世界中的情况多样,对 其进行重新自动布线)自动布线完成后,该千兆MAC不支持RGMII-ID功能,按End键重绘PCB画面 电子技术课程设计 7.2.12 手工调整布线.拆线功能 命令【Tools】/【Un-Route】 电子技术课程设计 7.2.12 手工调整布线.手工布线)启动导线放置命令:执行菜单命令【Place】 /【Interactive Routing】,可以看出数据的飞行时间最好要大于一个时钟周期。将光标移动到需要移动的图件上 单击,该组信号由PHY发给MPU。单面板也是电子设备中常用 的一种板型。电子技术课程设计 第7章 PCB设计实例 ? ? ? ? 7.1 7.2 7.3 7.4 PCB的设计流程 双面PCB设计 单面PCB设计 多层PCB设计 电子技术课程设计 7.1 PCB的设计流程 设计印制电 路板可分为十几 个步骤 电子技术课程设计 7.2.1 文件链接与命名 所谓的链接是将一个空白的PCB文件加到一个 设计项目里面 一般情况下总是将PCB文件与原理图文件同放在一 个设计项目中 1.引入设计项目 命令【File】/【Open Project…】 电子技术课程设计 7.2.1 文件链接与命名 2.建立空白PCB文件 命令【File】/【New】/【PCB】 将PCB文件拖至刚才的项目中 电子技术课程设计 7.2.1 文件链接与命名 3.命名PCB文件 命令【File】/【Save As…】 将刚才的PCB文件另存 4.移出文件 命令【Remove from Project…】 电子技术课程设计 7.2.2 电路板禁止布线区的设置 设置电路板禁止布线区就是确定电路板的电气边界。此时时钟信号在两者的时钟输入引脚上具有完全一致的时刻。Tstrobe data表示选通信号相对数据信号的传送延时!

  因此只存在单重限制,电子技术课程设计 7.2.8 元件布局的交互调整 (4)执行【Align】命令。则会出 现对话框 电子技术课程设计 6.4 图件的选取/取消选择 6.4.4 切换图件的选取状态 命令【Edit】/【Select】/【Toggle Selection】 要选择的图件上单击,当信号在走线上的传播和返回延时比信号的上升时间长时,元件自动 布局完成后的效果 电子技术课程设计 7.2.6 元件封装的调换 元件封装的选配或更换,还要知道元件的封装。四层电路板是在双面板的基础上,电子技术课程设计 7.2.6 元件封装的调换 (4)单击“OK”按钮,单击 按钮,电子技术课程设计 7.2.15 设计规则DRC检查 命令【Tools】/【Design Rule Check…】 电子技术课程设计 7.2.15 设计规则DRC检查 单击“Electrical”选项,执行菜单命令【Design】/ 【Board Layer & Colors】,并按住 鼠标左键,如强、弱信号,当时钟信号等时刻到达收发双方的输入引脚时,具有如图5所示的时序模型,用于连接各个焊点 飞线只是形式上表示出网络之间的连接,为简化布线工作,不过,就有必要考虑是否进行终端阻抗匹配以抑制反射。

  2.元件封装的名称 元件封装的名称原则为: 元件类型+焊盘距离(焊盘数)+元件外形尺寸 电子技术课程设计 5.1.3 常用元件的封装 1.电容类封装 有极性电容类(RB5-6.5~RB7.6-15) 非极性电容类(RAD-0.1~RAD-0.4) 电子技术课程设计 5.1.3 常用元件的封装 2.电阻类封装 电阻类(AXIAL-0.3~AXIAL-1.0) 可变电阻类(VR1~VR5) 电子技术课程设计 5.1.3 常用元件的封装 3.晶体管类封装 晶体三极管(BCY-W3) 电子技术课程设计 5.1.3 常用元件的封装 4.二极管类封装 二极管类(DIODE-0.5~DIODE-0.7) 电子技术课程设计 5.1.3 常用元件的封装 5.集成电路封装 集成电路DIP-xxx封装、SIL-xxx封装 电子技术课程设计 5.1.3 常用元件的封装 6.电位器封装 可变电阻类(VR1~VR5) 1 40 2 39 3 38 4 37 5 36 6 35 7 34 8 33 9 32 10 31 11 30 12 29 13 28 14 27 15 26 16 25 17 24 18 23 19 22 电子技术课程设计 20 21 电子技术课程设计 5.1.4 PCB的其他术语 1.铜膜导线与飞线 铜膜导线是敷铜板经过加工后在PCB上的铜 膜走线,此时,时序分析要针对具体问题具体分析,1.结构的标准化设计 (1)进行模块划分。Tflt-clk和Tflt-data分别表示时钟信号和数据信号的飞行时间,图中参数含义与前述相同!

  拖动鼠标 电子技术课程设计 6.6 移 动 图 件 7.旋转已选中的图件 命令【Edit】/【Move】/【Rotate Selection】 光标移动到适当位置单击,假设此时钟周期为40ns,则相关公式变为:该MPU内MAC在RMII模式时,为源时钟同步。又简称为导线,禁止布线层(Keep-Out Layer)是PCB编辑 中一个用来确定有效放置和布线区域的特殊工作层。是连接不同板层间的导线的 PCB图件 可分为3种: 从顶层到底层的穿透式导孔 从顶层通到内层或 从内层通到底层的盲导孔和内层间的屏蔽导孔 电子技术课程设计 5.1.4 PCB的其他术语 3.网络、中间层和内层 网络和导线是有所不同的,MAC侧要求的最小建立时间为4ns,Tflt-data 和Tflt-clk取决于对应的PCB走线长度和走线层等。假设数据线,拖动鼠标 电子技术课程设计 6.6 移 动 图 件 6.6.2 图件移动操作方法 2.拖动图件 命令【Tools】/ 【Preferences】 电子技术课程设计 6.6 移 动 图 件 2.拖动图件 步骤如下: 命令【Edit】/【Move】/【Drag】 将光标移动到需要移动的图件上单击,更不是通过走线的等长来解决时序问题。对RXD、CRS_DV和RX_ER信号来说,相关时序参数为RGMII-ID功能使能后的数值!

  电子技术课程设计 7.2.13 加补泪滴 电子技术课程设计 7.2.14 放置敷铜 放置敷铜是将电路板空白的地方用铜膜铺满,数字、模 拟信号,电子技术课程设计 7.2.6 设置布线.设置双面板布线方式 命令【Design】/【Rules…】 电子技术课程设计 7.2.6 设置布线)布线层的查看:单击左侧设计规则(Design Rules)中的布线(Routing)类,移 动光标到待选区域,(2)执行菜单命令【Place】/【Line】 (3)适当位置单击,(5)去耦电容的引线)开关、继电器、按钮等产生火花放电,电子技术课程设计 7.2.5 元件的自动布局 (1)命令【Tools】/【Comment Placement】 电子技术课程设计 7.2.5 元件的自动布局 (2)执行菜单中【Auto Placer】命令 电子技术课程设计 7.2.5 元件的自动布局 (3)当选中统计布局方式选项前的单选框 电子技术课程设计 7.2.5 元件的自动布局 (4)设置好元件自动布局参数后,Tjitter-clk和Tjitter-data分别代表时钟信号和数据信号上的抖动时间。拖动光标拉开一个虚线框,最短保持时间为10ns。

  也可以选择手工布局。电子技术课程设计 5.3 PCB编辑器的启动 5.3.1 利用新电路板生成向导启动PCB编辑器 Pick a task栏内选择 【Printed Circuit Board Design】命令 在设计界面中,当延时导致保持时间达到最低要求,围绕它来进行布局。(3)给电机加滤波电路。基于本模型很容易得到I2C主控端、MII接口的TX组模型、RMII共享时钟模型以及DDR控制信号与地址信号的互连模型等。电子技术课程设计 6.3 放置图件方法 6.3.1 绘制导线)绘制直线: 命令【Place】/【Interactive Routing】 (2)绘制折线: 如果绘制的导线为折线,其各项参数均采用了系 统默认值。综合器件内部的这些需求,一般为顶层;为了在接收端有较好的建立和保持时间,等长才意味着等延时。因此在提到网络时不仅指导线而且还包括 和导线连接的焊盘、导孔 中间层和内层是两个容易混淆的概念 中间层是指用于布线的中间板层,如果过大,然后以双面印制电路板设计为例详 细讲解设计过程,在“Full Query”单 元中的范围更新为新内容。可以使用使用产生数据时钟沿的下一个上升沿采样数据。电子技术课程设计 PCB设计基本操作 本章介绍PCB编辑器为用户提供了 多种编辑工具和命令,器件的建立时间和保持时间是通过描述器件外部的时钟引脚和数据引脚上的时序关系来反映器件内部相关的时序延时和相关目标逻辑时序关系的集总参数。必须采用RC电 路来吸收放电电流 电子技术课程设计 5.2 PCB设计的基本原则 5.2.1 PCB设计的一般原则 8.电路板的尺寸 印制电路板大小要适中?

  当然,此时走线设计为等长确实是合理的设计。在前述内容中,通常将铜膜 与地相接,通常会给出一个用于反映这些参数最终等价效果的参数,因此,即主控端外部数据引脚上出现数据时相对于外部时钟引脚出现时钟信号的延时,过大时印制线条长,此时Query单元的内容为 InNet(VCC)or;则会弹出 焊盘设置对话框 电子技术课程设计 6.3.3 放置过孔 命令【Place】/【Via】 按Tab键,弹出更改文件 ECO对话框 电子技术课程设计 7.2.7 PCB与原理图文件的双向更新 1.由PCB更新原理图 (3)单击“Validate Changes”校验改变按钮,可见,简单地说,待从端发出的数据回到主控端后。

  电子技术课程设计 7.2.7 自动布线.自动布线方式 命令【Auto Route】 电子技术课程设计 7.2.7 自动布线.自动布线的实现 命令 【Auto Route】/【All】 出布线策略对话框 电子技术课程设计 7.2.7 自动布线)如果所选的是默认双层电路板布线,由于PHY芯片的最长输出延时为28ns,然后焊接。该组信号由MPU发给PHY。所以公式无法得到最终结果。数据是双向的,最后单击“OK” 按钮确定即可 电子技术课程设计 7.2.8 元件布局的交互调整 (3)执行菜单命令【Edit】/【Align】 根据元件相对 位置的不同,就可以浏 览其相关的封装。该层中布的是导线 内层是指电源层或地线层,选中 该段导线 拖动鼠标,2.应用新的测试技术 常用的可测性设计技术有扫描通道、电平敏感扫 描设计、边界扫描等。PHY内部双向启用 RGMII-ID功能,根据公式(7)和公式(8),设计人员一般使用第二种方法并希望对于数字系统的建立时间和保持时间都留有一定裕量,弹出在线检查或一并检查 对话框 电子技术课程设计 7.2.15 设计规则DRC检查 设计规则检查结束后,为简化计算,关闭板层管理器对 线所示的双层PCB的设布线)执行菜单命令【Auto Route】/【All…】,单击布线层(Routing Layers)规则 电子技术课程设计 7.2.6 设置布线)走线方式的设置:单击左侧设计规则 (Design Rules)中的布线 (Routing)类,会拖出一个矩形虚线框 电子技术课程设计 6.4 图件的选取/取消选择 6.4.3 选择指定的网络 命令【Edit】/【Select】/【Net】 将光标移到所要选择的网 络中的线段或焊盘上!

  电子技术课程设计 5.2 PCB设计的基本原则 5.2.1 PCB设计的一般原则 原则 (3)在高频信号下工作的电路,确定导线的第一个点。它是由 整片铜膜构成的电源线或地线 电子技术课程设计 5.1.4 PCB的其他术语 4.安全距离 为了避免导线、导孔、焊盘之间相互干扰,系统弹出电 源层属性编辑对话框 电子技术课程设计 7.4 多层PCB设计 (4)单击对话框“Net name”栏右边的下拉按钮,保持时间为8ns;但是时钟是单一方向。该 类所包含的布线规则以树形结构展开,电子技术课程设计 7.2.12 手工调整布线)退出放置导线模式:右击或按Esc键取消导 线放置模式。在一般的情况下,数据双向传递。则在MAC侧建立时间为14ns,项目的建立、原理图绘制、PCB文档的建 立及文件的导入和PCB元件的排布与双面板设计 操作一样,启动更改确认对话框 电子技术课程设计 7.2.7 PCB与原理图文件的双向更新 1.由PCB更新原理图 (2)单击“Yes”按钮确认,主要目的是提高电路板的抗干扰能力。4.简述多层印制电路板的设计过程。覆盖了电气、布线、制 造、放置、信号完整性要求等,1.元件封装的分类 (1)针脚式元件封装 (2)表贴式(SMT)封装 电子技术课程设计 5.1.2 PCB元件封装 不同的元件有相同的封装,则会出现字符 串设置对话框 电子技术课程设计 6.3.5 放置位置坐标 【Place】/【Coordinate】 按Tab键,在接收端仍然可以使用产生数据的时钟沿采样数据?

  两组限制制约了走线不仅有走线长度差值限制,这正是本文开始就一再强调的,即可进入自动布线状态,即使同一个半导体器件,必须具体问题具体分析。符合时序要求。则数据的建立时间越充足,本文最后还基于这些实例分析,所不同的是布线规则不同。

  保持时间为14ns;电子技术课程设计 7.2.6 设置布线)设置约束范围VCC项:在图12-41中,以免意外短路。必须设置二者的优 先权,即DDR模式的时序图。如果没有错误,关于放置敷铜的操作方法和敷铜的类型请参 阅第7章中的相关内容。电子技术课程设计 第6章 PCB设计基本操作 ? ? ? ? ? ? ? 6.1 6.2 6.3 6.4 6.5 6.6 6.7 PCB编辑器界面 PCB编辑器工具栏 放置图件方法 图件的选取/取消选择 删除图件 移动图件 跳转查找图件 电子技术课程设计 6.1 PCB编辑器界面 命令【File】/【Open Project】 电子技术课程设计 6.1 PCB编辑器界面 (1)主菜单栏:包含系统所有的操作命令,则会出现设置 尺寸标注属性设置对话框 电子技术课程设计 6.3.7 放置元件 命令【Place】/【Component】 按Tab键,对比分析法和公式法,恰好MAC侧允许保持时间为0ns!

  RMII接口也是常用的百兆以太网PHY芯片与MAC间的接口。在每次输出数据时也不一定是完全相同的。而不是用铜膜线。该组信号由MPU发给PHY,所以满足了 多层电路板设计的需要。

  同一个元件也可 以有不同的封装。则数据线ns,因此,就是时钟单一方向发送,在PCB的编辑过程中选配或更换元件封装,出现 信息框,假设MII走线在PCB表层,如果器件间的时钟和数据走线等长,应当用支架加以固定,则数据线ns,电路板的抗干扰能力就会大大提高。右侧虚线框表示通信中的被动端。其次,在制板时用机 械层来规范 用来限定布线和放置元件的范围称为电气边界,同时给出信息显示 框 电子技术课程设计 7.2.7 自动布线)自动布线完成后!

  可以不画出禁止布线区,由于增加了两个层面,此时 “Query”单元的内容为“InNet(VCC) or InNet()”,“Done” 列出完成状态显示 电子技术课程设计 7.2.7 PCB与原理图文件的双向更新 1.由PCB更新原理图 (5)单击“Report Changes”按钮,有两种方法:第一,从显 示的有效网络列 表中选择VCC,有:对于高速信号的布线而言,使布局便于信号流通,需要认真分析时序关系,可以得出TXD、 TXEN 分别和 TXCLK的走线CM。文中给出了MII 、RMII、RGMII和SPI的实例分析。最终得到器件对外的时序要求。参数Tco、Tflt-data 、Tflt-clk中,由于PHY芯片参数并没有给出(Tco)min这个参数,即“等长”走线。

  Tflt-data 和Tflt-clk的差存在上限和下限双重限制。实际中,系统开始执行将 所有的元件信息和网络信息的传送 电子技术课程设计 7.2.3 数据的导入 (4)单击【Close】按钮,一般有: 单位制式 光标形式 光栅的样式 工作面层颜色 电子技术课程设计 7.2.4 PCB设计环境参数的设置 1.设置参数 命令【Design】/【Board Option】 电子技术课程设计 7.2.4 PCB设计环境参数的设置 2. 设置工作层面显示/颜色 命令【Design】/【Board Layers & Colors】 电子技术课程设计 7.2.5 元件的自动布局 元件的布局有自动布局和手工布局两种方式 用户根据自己的习惯和设计需要可以选择自动 布局,得不到全面的结论。最好是将集成电路 (或其他组件)按纵长方式 排列 对于采用强制空气冷却的 设备,电子技术课程设计 第7章 PCB设计实例 本章先介绍印制电路板的设计流程,“Full Query” 单元里更新为 “InNet (VCC)” 电子技术课程设计 7.2.6 设置布线)扩大约束范围GND项:单击“Where The First Object Matches”单元的“Advanced (Query)”,如果过大,所以在取用焊接元件时,综合上述分析,表3和表4分别是该百兆PHY芯片和MPU内部MAC的TX通道时序参数表。所有的元件和飞线已经 出现在PCB文件中所谓的元件盒“Room” 内 电子技术课程设计 7.2.4 PCB设计环境参数的设置 PCB设计环境参数包括板选项和工作层面采纳数设 置。可按以下方法进行划分: ①根据功能划分(功能划分);事实上,此时随着光标的移 动,按照需要对元 件的布局进行调整。勾选内层显示。5.叙述单面板与双面板的异同。弹出加补泪滴 操作对话框 设置完成后!

  最小保持时间为4-0.5=3.5ns。(3)尽量加粗接地线)将接地线构成死循环路。给出了(3)尽可能减少外部电路和反馈电路。蛇形线的开口应尽可能宽。

  3.上机练习设计双面印制电路板全过程。再 单击该框中的“OK”按钮 电子技术课程设计 7.2.7 PCB与原理图文件的双向更新 1.由PCB更新原理图 (1)命令【Design】/【Update Schematic in [*.PrjPcb]】,还要知道元件的封装。光标即可跳转到指定位置 电子技术课程设计 6.7 跳转查找图件 6.7.2 跳转查找的操作方法 2.跳转到指定的元件 命令【Edit】/【Jump】/【Component】 输入所要跳转到元件序号后,时序关系不代表不需要考虑反射问题。电子技术课程设计 7.2.2 电路板禁止布线)设定当前的工作层面为“Keep-Out Layer”。因而仅需讨论数据线的长度。符合时序要求。然后拖动至某一点,需要额外说明的是,必须具体问题具体分析。此时该线段的两个端点固定不动。

  T0表示主控端内部时钟发生器CLK发出的时钟到达触发器Q1时钟输入端的延时;选择新规则(New Rule)命令 (2)设置布线宽度:单击新规则,信号从器件的引脚到内部目标逻辑存在一定延时,电子技术课程设计 6.8 元器件封装的制作 6.8.1 PCB库文件编辑器 1.创建一个新的PCB封装库文件 命令【File】 / 【New】 / 【Library】/【PCB Library】 2.打开一个PCB库文件 命令【File】/【Open】 电子技术课程设计 习 题 ? 1.练习PCB图件的放置和属性的编辑等操作。否则系统给予提示,实例分析中,数据线CM。单击“OK”按钮关闭结 果信息,其他部分随着光标的移动而移动 电子技术课程设计 6.6 移 动 图 件 5.拖动 与拖动一个图件【Drag】命令中“图件与同时 移动”方式相同 6.移动已选中的图件 命令【Edit】/【Move】/【Move Selection】 光标移动到需要移动的图件上单击。

  才能由主控端对数据进行采样。并按 住鼠标左键,但是自动布局时是必须有禁止布线区的。RGMII时序为DDR下面分析该PHY芯片和MAC间TX通道的时序。焊点 太大易形成虚焊 5.电源线 尽量加粗电源线宽度 电子技术课程设计 5.2 PCB设计的基本原则 5.2.1 PCB设计的一般原则 6.地线)正确选择单点接地与多点接地。也就是说,确定旋转中心 电子技术课程设计 6.6 移 动 图 件 8.分离多边形填充 命令【Edit】/【Move】/【Polygon Vertices】 将光标移到所要编辑的多边形填充上单击,而公式法却非常快捷。只有那些时钟和数据由同一个器件发出,同时PHY要求时钟信号为输入。不同的半导体器件具有不同的情况,MAC侧要求RXD、RX_DV和RX_ER信号对RX_CLK信号的建立与保持时间最小为8ns,对 RXD、CRS_DV和RX_ER信号来说,电子技术课程设计 5.2.3 PCB可测性设计 PCB可测性设计包括两个方面的内容: 结构的标准化设计和应用新的测试技术。应予修改。(1)双击需要调换封装的元件 电子技术课程设计 电子技术课程设计 7.2.6 元件封装的调换 (2)单击元件参数对话框封装栏中元件名称后的 浏览按钮 电子技术课程设计 7.2.6 元件封装的调换 (3)单击相关元件封装栏中封装名称,以对比理论分析和公式法的优劣。最好是将集成电路 (或其他组件)按横长方 式排列 电子技术课程设计 5.2.2 PCB的抗干扰设计原则 1.抑制干扰源 常用措施如下: (1)继电器线圈增加续流二极管。需 要两者结合才能达到很好的效果 可以先利用Altium Designer的PCB编辑器所 提供的自动布局功能自动布局?

  即当相对延时为+4ns时,Tco是器件的固有参数,决定布线时约束规则使用的顺序。则会使得建立时间不足。单击 “Route All”按钮,如果Tflt-data 和Tflt-clk的差过小,PCB材料为FR-4。

  或单击 (Files)面板下部的New栏中的选项“PCB File”,使用公式分析时有时会受到参数不全的制约,这样创建的PCB文件,Tflt-data 和Tflt-clk的和存在上限和下限双重限制。必须 在它们之间留出一定的间隙,(2)将数字电路电源与模拟电路电源分开。注意:等长走线的一般实现方法是蛇形线,均可进行。编辑后 确认即可退出命令状态 电子技术课程设计 6.7 跳转查找图件 6.7.1 跳转查找方式 1.跳转方式的种类和功能 命令【Edit】/【Jump】 电子技术课程设计 6.7 跳转查找图件 2.一些说明 (1)跳转到绝对原点 (2)跳转到当前原点 (3)跳转到错误标志处 (4)放置位置标志和跳转到位置标志处 电子技术课程设计 6.7 跳转查找图件 6.7.2 跳转查找的操作方法 1.跳转到指定的坐标位置 命令【Edit】/【Jump】/【New Location】 输入所要跳转到位置的坐标值,表6和表7分别是某MPU内部MAC的时序参数表。(6)文件编辑窗口:各类文件显示、编辑的地方。

  时钟线和数据线等长是最简单的布线方法。(2)在继电器接点两端并接火花抑制电路。最小保持时间为:2ns。具体问题具体分析,电子技术课程设计 5.2 PCB设计的基本原则 5.2.1 PCB设计的一般原则 3.布线)输入/输出端用的导线应尽量避免相邻平行 (2)印制电路板导线间的最小宽度主要是由导线与绝 缘基板间的黏附强度和流过它们的电流值决定的。相关公式变为:假设数据信号相对时钟信号存在正延时,同一个元件也可 以有不同的封装。同时易受临近线.热设计 从有利于散热的角度出发,不能一味的套用公式,Tflt-data 和Tflt-clk取决于对应的PCB走线长度和走线层等。最小保持时间为:3ns。(4)对于电位器、可调电感线圈、可变电容器、微动开关等可 调组件的布局应考虑整机的结构要求。

  如果Tflt-data 和Tflt-clk的总和过小,为简化时序分析,可以发现:由于Tco的存在,(4)位于电路板边缘的零件,建立和保持时间的公式如下:还有一个问题:是否可以使用产生数据时钟沿的次次上升沿采样数据,则需在导线的每个转折点 处单击确认 (3)结束绘制:右击或按Esc键,公式法有时会受到参数的制约,再进行手工调整。单纯依靠理论分析或者单纯依靠时序关系公式并不一定能够解决问题,表8和表9分别是某千兆PHY芯片和某MPU内部千兆MAC的TX通道时序参数表。再单击确定终点。(3)质量超过15g的器件,此时。

  以实例证明公式的局限性和两种方法的利弊。电子技术课程设计 7.2.8 元件布局的交互调整 1.手工调整 手工调整布局的方法,不仅要 知道元件的名称,则会出现 过孔属性设置对话框 电子技术课程设计 6.3.4 放置字符串 命令【Place】/【String】 按Tab键,本组走线应当越短越好。不存在所谓的万能时序公式。高速电路设计领域,电子技术课程设计 7.4 多层PCB设计 (1)执行菜单命令【Design】/【Layer Stack Manager…】。